AMD 下一代 EPYC “威尼斯”CPU 泄露：最高配备 256 个 Zen 6c 核心

近日，关于AMD下一代基于Zen 6架构的服务器产品“Venice”的规格信息在百度上现身，引发了广泛关注。据称，Venice系列最高可搭载256个Zen 6c核心，而无需额外的3D缓存芯片。需要注意的是，这些信息仍需谨慎对待，因为Venice系列的产品预计至少要到一年后才会上市。 目前，AMD的现役服务器处理器为基于Zen 5架构的EPYC 9005系列（代号Turin），这些处理器使用SP5插槽，与之前的EPYC 9004系列（代号Genoa）采用相同的插槽设计。后者使用了Zen 4核心，采用了类似于Arm的big.LITTLE设计。此外，AMD还推出了采用更密集的Zen 4c/5c核心的Turin Dense系列，最高可达192核心/384线程。同样，AMD也提供了成本效益更高的SP6插槽，当前支持EPYC 8004系列（代号Siena），最多拥有64个Zen 4c核心。据传，Zen 5架构的EPYC 8005系列（代号Sorano）也将支持SP6插槽。 根据最新的泄露信息，AMD计划为其下一代服务器产品引入新的SP7和SP8插槽，分别接替目前的SP5和SP6插槽。其中，SP7平台预计将用于搭载最高256核心的EPYC 9006（即Venice）处理器。这些核心分布在八个CCD（计算芯片单元）中，每个CCD拥有32个Zen 6c核心和128MB的L3缓存，总共1GB的L3缓存。此外，标准的Zen 6架构Venice CPU也可能有所升级，每个CCD可能配备12个核心和48MB的L3缓存，这相较于自Zen 2以来每个CCD的八核心和32MB L3缓存有了显著提升。 较低成本的SP8平台则可能支持四块32核心的Zen 6c CCD，总计128核心和512MB的L3缓存。标准版Zen 6架构CPU在SP8平台上预计拥有96核心（八块12核心的芯片单元）和384MB的L3缓存，这一核心密度的提升显然是得益于TSMC的2nm工艺节点。尽管具体的I/O能力尚未详细披露，但可以预期会有更多的内存通道和PCIe通道数的增加。 AMD追求更高核心数和更大缓存背后的原因不难理解，尤其是考虑到来自英特尔的竞争。英特尔的新一代Xeon处理器Diamond Rapids和Clearwater Forest被广泛认为将是其近年来最先进和复杂的设计。为了应对这种挑战，AMD可能会在其Zen 6架构上转向TSMC的先进封装技术，如CoWoS-S硅中介层或InFO_LSI/CoWoS-L硅桥，来连接其CCD和IOD（输入输出芯片单元）。按照AMD每两年更新一次服务器产品的传统节奏，首批基于Zen 6架构的产品预计将在2026年下半年问世。 业内专家认为，AMD此次在核心密度和缓存容量上的大幅提升，不仅有助于巩固其在高性能服务器市场中的地位，也可能对其数据中心客户的长期策略产生积极影响。此外，TSMC的2nm工艺节点将进一步提高能效比，增强竞争力。对于AMD来说，新一代服务器处理器的成功推出将是一个重要的里程碑，进一步提升其在高端市场的份额。AMD作为全球领先的半导体设计公司之一，近年来凭借其强大的处理器性能和技术创新一直在市场中占据有利地位。