英特尔 Arrow Lake 芯片布局揭晓：芯片块设计带来未来优化新机遇

英特尔最近发布了其新一代桌面处理器 Arrow Lake 的晶片布局图，展示了该架构的详细设计。这是英特尔首款完全采用竞争对手台积电（TSMC）生产线节点制造的芯片，除了底层的22纳米FinFET节点部分由英特尔自家工厂生产外，其余部分均在台积电完成。这一设计标志着英特尔在芯片制造领域的重大转变，也是该公司首次将多芯片模块（chiplet）技术引入消费级市场。 根据 Andreas Schiling 在社交平台 X 上分享的照片，可以清晰地看到 Arrow Lake 桌面处理器（Core Ultra 200S 系列 CPU）的整体布局。计算芯片位于左上角，IO 芯片位于底部，右侧则为 SoC 和 GPU 芯片。左下角和右上角还设有两个填充芯片，旨在提供结构上的稳定性。 具体而言，计算芯片使用了台积电最先进的 N3B 节点，总面积为 117.241 平方毫米。IO 芯片和 SoC 芯片则采用了台积电较老的 N6 节点，分别为 24.475 平方毫米和 86.648 平方毫米。所有这些芯片都安装在英特尔 22 纳米 FinFET 节点生产的底层基板上。 在这些图像中，可以清楚地看到各个辅助芯片的组成部分。IO 芯片包含了 Thunderbolt 4 控制器、显示 PHY、PCIe Express 缓冲区和 PHYs；SoC 芯片则负责显示引擎、媒体引擎、PCIe PHYs、缓冲区以及 DDR5 内存控制器；GPU 芯片集成了四个 Xe GPU 核心和一个 Xe 渲染切片。 最引人注目的是 Arrow Lake 的核心配置。与之前的混合架构不同，英特尔在这次设计中将效率核心（E-核心）夹在性能核心（P-核心）之间，而不是单独集群布置。八个 P-核心中有四个位于晶片边缘，另外四个位于中央。四个 E-核心集群（每个集群包含四个核心）则分别嵌套在外部和内部 P-核心之间，旨在减少热热点问题。每个 P-核心配有 3MB 的 L3 缓存，总计 36MB；每个 E-核心集群配有 3MB 的 L2 缓存，其中 1.5MB 是两个核心共享的。此外，英特尔通过一个互连桥将 E-核心集群连接到 P-核心共享的 L3 缓存，从而赋予 E-核心 L3 缓存访问能力，这是 Arrow Lake 架构的一项重要改进。 尽管 Arrow Lake 代表了英特尔在复杂架构设计上的里程碑，但也面临一些挑战。由于各种芯片之间的互连导致的延迟问题，这款处理器的初期表现并未获得好评。在游戏性能方面，当前的 Arrow Lake 仍然不及 AMD 的 Ryzen 9000 系列处理器（如 Ryzen 9 9800X3D），甚至不如英特尔自己的第 14 代处理器（如 i9-14900K）。不过，英特尔正试图通过固件更新来解决这些问题。 采用 chiplet 设计的好处在于，不同的芯片模块可以独立开发和制造，使用不同的工艺节点，从而提高产量、优化开发过程并降低生产成本。这为英特尔未来的产品迭代提供了更多的灵活性和可能性，使该公司能够更高效地改进其架构。 业内专家认为，尽管 Arrow Lake 面临一些初期技术挑战，但其多芯片模块设计为英特尔带来了巨大的潜力，尤其是在未来的高性能计算和低功耗应用领域。英特尔作为全球领先的半导体公司之一，一直在努力追赶竞争对手，此次的设计创新也表明其致力于不断改进和突破。